Datenbestand vom 13. März 2019

Warenkorb Datenschutzhinweis Dissertationsdruck Dissertationsverlag Institutsreihen     Preisrechner

aktualisiert am 13. März 2019

ISBN 9783843901086

Euro 60,00 inkl. 7% MwSt


978-3-8439-0108-6, Reihe Informatik

Natalja Kehl
Digitale Schaltungen zur Sensorsignalverarbeitung mit integrierter Fehlererkennung und -korrektur

142 Seiten, Dissertation Eberhard-Karls-Universität Tübingen (2011), Softcover, A5

Zusammenfassung / Abstract

Im Rahmen dieser Arbeit wurden neue Verfahren zur Absicherung von digitalen Schaltungen und AD-/DA-Wandlern entworfen. Diese Verfahren bieten im Allgemeinen eine bessere Fehlerabdeckung oder benötigen weniger zusätzliche Fläche im Vergleich zum Stand der Technik. Des Weiteren wurde die Problematik der selbstprüfenden, fehlererkennenden Strukturen untersucht. Vor diesem Hintergrund entstand der modifizierte Two-Rail-Checker und der vollständig selbstprüfende Voter. Unter den neuen Verfahren zur Absicherung von digitalen Strukturen weist die Signaturüberwachung, welches den Programmfluss eines Prozessors absichert, besonders viele Vorteile im Vergleich zu bekannten Methoden auf (Abschnitt 5.2.1). Der entscheidende Unterschied zu anderen Methoden ist die Tatsache, dass bei diesem Verfahren der Programmfluss auch bei Sprüngen und Unterbrechungen überwacht wird. Das Verfahren erfordert relativ wenig Hardware-Overhead bei sehr hoher Fehlerabdeckung. Ein sehr effizientes Verfahren zur Fehlererkennung in Flash-AD-Wandlern ist das in Abschnitt 6.2.1 beschriebene Prinzip der Paritätsvorhersage. Die Absicherung des Flash- AD-Wandlers, beispielsweise durch Verdopplung, würde zu einer sehr großen Gesamtfläche der Schaltung führen, da ein Flash-AD-Wandler von vornherein viel Schaltungsfläche benötigt. Bei der vorgeschlagenen Paritätsvorhersage wird die Fehlererkennung zum überwiegenden Teil auf der digitalen Seite realisiert, was zu einem vergleichsweise niedrigen Hardware-Overhead führt. Das Verfahren erkennt alle Fehler, die eine Signalabweichung größer als 1, 5ULSB verursachen.

Die beschriebenen Fehlererkennungsmethoden können je nach Anwendungsfall und Sicherheitsanforderungen kombiniert werden, damit der gesamte Baustein möglichst optimal abgesichert ist. Beispielsweise werden durch die dynamische Fehlererkennung in einem endlichen Automaten Fehler in der Überführungslogik und im Zustandsregister erkannt. Die Ausgabelogik kann zusätzlich durch Verdopplung und Vergleich oder durch Verwendung von Gruppen von unabhängigen Ausgängen abgesichert werden. Ein weiterer Synergieeffekt ergibt sich bei der Anwendung der Two-Rail-Signale und des Two-Rail-Checkers. Hier kann die vom TRC mitgelieferte Zusatzinformation über die Parität des Ausgangsdatenworts zur Fehlererkennung bei der Datenübertragung verwendet werden. Bei der Absicherung der AD- und DA-Wandler können im digitalen Bereich Methoden implementiert werden, welche zur Fehlererkennung in Logik konzipiert wurden, wie etwa die Realisierung eines Decoders ohne Logic Sharing.

Die vorliegende Arbeit gibt einen breiten Überblick über die Absicherungsmöglichkeiten für die Komponenten eines Mixed-Signal-ASICs. Es wurden bei der Realisierung von fehlererkennenden Verfahren entstehende Probleme und Besonderheiten aufgezeigt, sowie entsprechende Lösungsmöglichkeiten vorgeschlagen. Sieben der neu entwickelten Verfahren haben zu Patenteinreichungen geführt.