Datenbestand vom 13. März 2019

Warenkorb Datenschutzhinweis Dissertationsdruck Dissertationsverlag Institutsreihen     Preisrechner

aktualisiert am 13. März 2019

ISBN 9783843908122

Euro 84,00 inkl. 7% MwSt


978-3-8439-0812-2, Reihe Informatik

Sven Eisenhardt
Vorausschauende Rekonfiguration dynamisch rekonfigurierbarer Prozessoren in einem System on Chip

154 Seiten, Dissertation Eberhard-Karls-Universität Tübingen (2012), Softcover, B5

Zusammenfassung / Abstract

Dieses Buch beschreibt die vom Autor entwickelte Methode zur Optimierung der Rekonfigurationslatenz dynamisch rekonfigurierbarer Prozessoren (DRPs) in einem System on Chip (SoC). Für die Optimierung der Rekonfigurationslatenz sieht die Methode die Integration einer Kontextspeicher-Verwaltungseinheit (CMMU, Context Memory Management Unit) vor. Die CMMU wird eng mit einem DRP gekoppelt und führt in Verbindung mit den hierfür entworfenen Allokationsverfahren zu einer effizienteren Nutzung des Kontextspeichers. Dieser Ansatz der dynamischen Allokation des Kontextspeichers löst die bisher für DRPs praktizierte statische Zuordnung der Kontexte durch den Compiler ab.

Für die Durchführung einer Kosten-Nutzen-Analyse wird eine Simulations- und Bewertungsumgebung entwickelt. Diese bietet dem Anwendungsentwickler auch ein Werkzeug zur frühzeitigen Bewertung alternativer Anwendungsabbildungen und Allokationsverfahren. Mit der Wahl des Allokationsverfahrens lässt sich eine Entscheidung zugunsten der Ausführungsgeschwindigkeit oder der Leistungsaufnahme treffen, wobei in Abhängigkeit der Anwendung durchaus beide Optimierungsziele gleichzeitig mit einem Allokationsverfahren erreicht werden können.

Anhand verschiedener Anwendungsfälle wird demonstriert, dass die Methode dazu geeignet ist, sowohl die Energieeffizienz als a­uch die Flächeneffizienz eines DRPs zu verbessern. Mit der damit einhergehenden Steigerung der Flexibilität leistet die Arbeit einen wichtigen Beitrag zur Begegnung der großen Herausforderungen, die sich aus der steigenden Komplexität, den immer kürzeren Entwicklungszyklen eingebetteter Systeme und den wachsenden Zuverlässigkeitsproblemen miniaturisierter Halbleitertechnologie ergeben.