Datenbestand vom 20. Januar 2019

Warenkorb Datenschutzhinweis Dissertationsdruck Dissertationsverlag Institutsreihen     Preisrechner

aktualisiert am 20. Januar 2019

ISBN 9783843910828

Euro 84,00 inkl. 7% MwSt


978-3-8439-1082-8, Reihe Informatik

Markus Holzer
Entwurf datendurchsatzoptimierter Hardware-Architekturen morphologischer Bildverarbeitungsoperationen

212 Seiten, Dissertation Eberhard-Karls-Universität Tübingen (2013), Softcover, B5

Zusammenfassung / Abstract

Nachbarschaftsbasierte zweidimensionale Signalverarbeitung im Bereich der digitalen Echtzeitbild- und Videosignalverarbeitung ist das Themenfeld dieser Arbeit. Dabei liegt der Fokus auf einer effizienten, datendurchsatzoptimierten Umsetzung zusammengesetzter morphologischer Bildverarbeitungsoperationen in digitaler Hardware. Hierzu wird ein selbstentwickelter Architekturansatz zur effizienten Hardwareumsetzung morphologischer Basisoperationen vorgestellt. Zusammen mit einer hierauf abgestimmten, auf Datendurchsatz optimierten, parallelen Bildzeilenpufferstruktur und konzeptionellen Betrachtungen zur latenzoptimierten Verschaltung der morphologischen Basisoperationen mit einer Auswahl skalarer arithmetischer Punktoperationen bildet dieser Architekturansatz den Schwerpunkt der vorliegenden Arbeit.

Darüber hinaus wurde ein Verfahren zum automatischen Schaltungsentwurf zusammengesetzter morphologischer Operationen umgesetzt. Dieses generiert aus einer funktionalen und abstrakten Modellbeschreibung eines auf verknüpften morphologischen Operationen basierenden Bildverarbeitungsszenarios ein hierarchisches Top-Level-Modul und instanzierte Untermodule. Dabei kommt als Zielsprache die Hardwarebeschreibungssprache VHDL auf Registertransferebene zum Einsatz. Das so erzeugte VHDL-Modell der zusammengesetzten morphologischen Operationen ist hardwaresynthesefähig und kann über heutzutage übliche Hardwaresynthesewerkzeuge in digitaler Hardware auf einem programmierbaren Logikbaustein (FPGA/CPLD) oder als integrierter Schaltkreis auf einem Siliziumchip (ASIC) realisiert werden. Zusätzlich zum eigentlichen VHDL-Modell können eine Testbench sowie Referenz- und Testdatensätze zur Durchführung eines taktzyklengenauen, funktionalen Modultests aus der abstrakten Modellbeschreibung erzeugt werden.

Für zwei praxisrelevante Echtzeit-Bildverarbeitungsszenarien – die Objektkantenextraktion mittels morphologischer Gradienten und die Segmentierung von Verkehrsschildern mittels morphologischer Hit-Or-Miss-Transformation – werden einige über das vorgestellte Verfahren zum automatischen Schaltungsentwurf erzeugte und synthetisierte Beispielschaltungen auf ihre Performanz bezüglich maximaler Taktfrequenz und Ressourcenallokation auf einem FPGA-Baustein untersucht.